PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-091663

(43) Date of publication of application: 31.03.2000

(51)Int.CI.

H01L 41/22 B41J 2/045 B41J 2/055 G01L 1/18 G01L 9/04 H01L 41/09

H01L 41/08

(21)Application number: 10-262824

(71)Applicant : OSAKA GAS CO LTD

(22)Date of filing:

17.09.1998


(72)Inventor: NISHINO HITOSHI

NAKAOKA HARUYUKI **FUJII TAKAMITSU**

(54) METHOD FOR WORKING SILICON MICRO-DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for working micro-device by which a thin piezoelectric film can be formed easily on a silicon substrate and a structure and, accordingly, a high-performance piezoelectric transducer element can be manufactured stably by combining an aimed piezoelectric material and working of a silicon micro-device.

SOLUTION: Before a thin piezoelectric film depositing process (S5), an etching stopper layer 2 is formed on a silicon substrate (S1) and, after a thin piezoelectric film 7 is deposited (S5), a prescribed spot of the silicon substrate 1 is etched (S7). It is preferable, in addition, to form the etching stopper layer 2 so that the layer 2 may become a tensile stress layer (S1).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特期2000-91663 (P2000-91663A)

(43)公開日 平成12年3月31日(2000.3.31)

(51) Int.Cl. ⁷		識別配号	I	I				テーマコート*(参考)
H01L	41/22		Н	01L	41/22		Z	2 C O 5 7
B41J	2/045		G	0 1 L	1/18		Α	2F055
•	2/055				9/04		.101	
G01L	1/18		В	4 1 J	3/04		103A	
	9/04	101	Н	0 1 L	41/08		С	
			審査請求 未請	求替	求項の数7	OL	(全 7 頁)	最終質に続く

(21)出願番号 特顯平10-262824 (22)出顧日 平成10年9月17日(1998.9.17) (71)出頭人 000000284

大阪瓦斯株式会社

大阪府大阪市中央区平野町四丁目1番2号

(72) 発明者 西野 仁

大阪府大阪市中央区平野町四丁目1番2号

大阪瓦斯株式会社内

(72)発明者 中岡 春雪

大阪府大阪市中央区平野町四丁目1番2号

大阪瓦斯株式会社内

(74)代理人 100107308

弁理士 北村 修一郎


最終頁に続く

(54) 【発明の名称】 シリコンマイクロデパイス加工方法

(57)【要約】

【課題】 シリコン基板上に圧電薄膜を容易に成膜でき、目的の圧電材料とシリコンマイクロデバイス加工を組み合わせた構造体を安定して作製でき、高性能の圧電変換案子を作製可能なシリコンマイクロデバイス加工方法を提供する。

【解決手段】圧電薄膜の堆積工程(S5)より前に、シリコン基板1上にエッチングストッパ層2を形成し(S1)、圧電薄膜7の堆積工程(S5)以降に、シリコン基板1の所定箇所をエッチングする(S7)。更に好ましくは、エッチングストッパ層2が引っ張り応力層となるように形成する(S1)。



【特許請求の範囲】

【請求項1】 シリコン基板上に圧電薄膜を堆積させて 圧電変換素子を作製するためのシリコンマイクロデバイ ス加工方法において、

1

前記圧電薄膜の堆積工程以降に、前記シリコン基板の所 定箇所をエッチングすることを特徴とするシリコンマイ クロデバイス加工方法。

【請求項2】 前記圧電薄膜の堆積工程より前に、シリ コン基板上にエッチングストッパ層を形成することを特 徴とする請求項1記載のシリコンマイクロデバイス加工 10 方法。

【請求項3】 前配エッチングストッパ層が引っ張り応 カ層である請求項2記載のシリコンマイクロデバイス加 工方法。

【請求項4】 前記エッチングストッパ層が前記シリコ ン基板表面に形成された不純物拡散層である請求項3 記 載のシリコンマイクロデバイス加工方法。

【請求項5】 前記エッチングストッパ層の不純物がP 型のポロンイオンであって、その濃度が5×10¹¹/c m³以上である請求項4記載のシリコンマイクロデバイ ス加工方法。

【請求項6】 前記エッチングストッパ層の形成工程に おいて前記エッチングストッパ層に対する加熱操作を含 むことを特徴とする請求項5記載のシリコンマイクロデ バイス加工方法。

【請求項7】 前配エッチングストッパ層の厚みが1~ 3μmである請求項5または6記載のシリコンマイクロ デパイス加工方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリコン基板上に 圧電薄膜を堆積させて圧電変換素子を作製するためのシ リコンマイクロデバイス加工方法に関し、詳しくは、微 差圧センサ、アクチュエータ、フルイディック流量セン サ、インクジェットプリンタヘッド用アクチュエータ等 の圧電変換索子の作製方法に関する。

[0002]

【従来の技術】従来、PZT (チタン酸ジルコン酸鉛) のような高い圧電性を有する材料の薄膜化が難しく、か かる圧電薄膜とシリコンダイアフラム等のシリコンマイ 40 クロデパイス加工とを組み合わせて作製された微差圧セ ンサやアクチュエータは存在しなかった。

[0003]

【発明が解決しようとする課題】最も単純なシリコンマ イクロデパイス加工と圧電薄膜との組み合わせとして、 シリコンエッチングによって形成した薄いシリコン膜上 に圧電薄膜を堆積させる手法があるが、この手法の場 合、圧電薄膜の堆積工程或いは電極形成工程において、 熱応力やイオンピームの運動量により、その薄いシリコ

電薄膜とシリコンマイクロデパイス加工を組み合わせて 上記のような圧電変換素子を作製するのが困難であっ た。また、エッチングされたシリコン膜は非常に薄く、 圧電薄膜の堆積工程での熱の加わり方が異なるため、制 御された均質な圧電薄膜の形成が困難であった。

【0004】本発明は、かかる実情に鑑みてなされたも のであり、その目的は、圧電薄膜の成膜が容易で、目的 の圧電材料とシリコンマイクロデバイス加工を組み合わ せた構造体を安定して作製できるシリコンマイクロデバ イス加工方法を提供することにある。

[0005]

【課題を解決するための手段】この目的を達成するため の本発明によるシリコン基板上に圧電薄膜を堆積させて 圧電変換案子を作製するためのシリコンマイクロデバイ ス加工方法の第一の特徴構成は、特許請求の範囲の欄の 請求項1に記載した通り、前記圧電薄膜の堆積工程以降 に、前記シリコン基板の所定箇所をエッチングする点に ある。

【0006】同第二の特徴構成は、特許請求の範囲の欄 の請求項2に記載した通り、上述の第一の特徴構成に加 えて、前配圧電薄膜の堆積工程より前に、シリコン基板 上にエッチングストッパ層を形成する点にある。

【0007】同第三の特徴構成は、特許請求の範囲の欄 の請求項3に記載した通り、上述の第二の特徴構成に加 えて、前記エッチングストッパ層が引っ張り応力層であ る点にある。

【0008】同第四の特徴構成は、特許請求の範囲の欄 の請求項4に記載した通り、上述の第三の特徴構成に加 えて、前記エッチングストッパ層が前記シリコン基板表 面に形成された不純物拡散層である点にある。

【0009】同第五の特徴構成は、特許請求の範囲の欄 の請求項5に記載した通り、上述の第四の特徴構成に加 えて、前記エッチングストッパ層の不純物がP型のポロ ンイオンであって、その濃度が5×10"/cm¹以上 である点にある。

【0010】同第六の特徴構成は、特許請求の範囲の欄 の請求項6に記載した通り、上述の第五の特徴構成に加 えて、前記エッチングストッパ層の形成工程において前 記エッチングストッパ層に対する加熱操作を含む点にあ る。ここで、前記加熱操作は、例えば、前記エッチング ストッパ層をポロンイオン注入により形成する場合は、 当該イオン注入後のアニール処理や、前記エッチングス トッパ層を熱拡散で形成する場合の当該熱拡散処理であ る.

【0011】同第七の特徴構成は、特許請求の範囲の欄 の請求項7に記載した通り、上述の第五または第六の特 |徴構成に加えて、前配エッチングストッパ層の厚みが 1 ~3 µmである点にある。

【0012】以下に作用並びに効果を説明する。上配第 ン膜が変形或いは破壊してしまうという問題があり、圧 50 一の特徴構成によれば、圧電薄膜がエッチングされる前

の厚いシリコン基板上に直接或いは必要に応じて絶縁層 や電極層を介して堆積されるため、圧電薄膜の堆積工程 における制御が安定し、髙品質の圧電薄膜が形成できる のである。更に、圧電薄膜の堆積工程後にシリコン基板 のエッチングを行うので、当該堆積工程における熱応力 やイオンピームの運動量の影響を考慮する必要が無く、 エッチング後のシリコン層の厚さを薄くすることがで き、圧電変換素子の特性の向上が図れるのである。

【0013】上記第二の特徴構成によれば、シリコン基 ングをエッチングストッパ層の下面側で終了させること ができ、当該エッチングストッパ層がその上側に堆積さ れた圧電薄膜を支持するシリコンダイアフラム等として 機能する。また、そのエッチングストッパ層の厚さは、 シリコンエッチングとは無関係に、予め所定の薄さに設 定しておくことができるため、制御性良く薄いシリコン ダイアフラム等が形成でき、圧電変換素子の特性向上を 更に図ることができるのである。

【0014】上記第三の特徴構成によれば、前記エッチ ングストッパ層が引っ張り応力層であるため、膜厚が薄 20 くても換まずに緊張した薄膜に形成することができる。 この結果、前記エッチングストッパ層上に形成された圧 **電薄膜の振動に不要な高次モードの振動や歪みが発生せ** ず、高性能な圧電変換素子を得ることができるのであ る。

【0015】上記第四の特徴構成によれば、前記シリコ ン基板表面への不純物のイオン注入や熱拡散等の工程で エッチングストッパ層が形成できるとともに、その拡散 深さを制御することで、エッチングストッパ層の膜厚を 制御することができるのである。

【0016】上配第五の特徴構成によれば、前配エッチ ングストッパ層を引っ張り応力層とすることができるの

【0017】上記第六の特徴構成によれば、前記加熱操 作によって前記エッチングストッパ層が引っ張り応力化 されるのである。

【0018】上記第七の特徴構成によれば、前記エッチ ングストッパ層の厚みが1μmより薄くなると、膜厚制 御性が悪くなるとともに破壊され易くなり、また、当該 厚みが3μmより厚くなると、圧電変換素子としての感 40 度が低下するという問題を同時に回避できるのである。 [0019]

【発明の実施の形態】以下に本発明によるシリコンマイ クロデパイス加工方法(以下、本発明方法という。)の 一実施の形態を図面に基づいて説明する。以下、本発明 方法の一実施例として、図1乃至図4に示すデバイス形 成プロセスフローに従って、圧電薄膜としてPZT膜を 使用したシリコンマイクロデバイス微差圧センサを作製 したので、各プロセスについて説明する。

【0020】図1に示すように、前記プロセスフロー

は、大別して7つの工程(S1~S7)から構成されて いる。

【0021】(1)第1工程(S1):エッチングスト ッパ層形成

この工程では、単結晶のシリコン基板1の表面上に、こ のシリコン基板1を後述する第7工程(S7)で、裏面 側よりエッチングする際のエッチングストッパ層2とし て機能するP型の不純物拡散图2を形成する。具体的に は、前記P型不純物拡散層2はポロンイオン(B')の 板を裏面側からエッチングしていく場合、確実にエッチ 10 イオン注入で行う。ここで、前記不純物拡散層2の拡散 深さは1~3 μm、B' 濃度は5×10''/cm'以上と するのが好ましい。またイオン注入後は、950~10 50℃でアニールを行う。この濃度設定及びアニール処 理により、前配不純物拡散層2は引っ張り応力を有する 引っ張り応力層となる。このため、第7工程(S7)で 前記シリコン基板1の所定箇所を裏面側よりエッチング して1~3μmの厚みのシリコンダイアフラム3を形成 した際に、そのシリコンダイアフラム3が緊張状態とな り、撓みを防止することができるのである。従って、本 発明方法では、このイオン注入後のアニール処理は、通 常のイオン注入によって生じた欠陥を回復させる働きの 他に、エッチングストッパ層を引っ張り応力化する作用 を奏するのである。

> 【0022】(2)第2工程(S2): 絶線膜形成 この工程では、前記不純物拡散層2の上にSIO 膜4 をCVD法等の通常の酸化膜或いは絶縁膜形成方法によ って形成する。膜厚は概ね5000人である。この絶縁 膜は後述の第4工程(S4)で形成される下部電極6と 前記不純物拡散層2間の電気的な導通を防止する。つま 30 り、前記不純物拡散層2はキャリア濃度が高く導電性を 有するため、前記下部電極6と他の電極や配線とを短絡 させたり不要な寄生容量等を発生させたりするのを防止 するためである。尚、このSiO。膜4の膜厚も薄い方・ が前記シリコンダイアフラム3の実効的な厚みを薄くで き、微差圧センサの応答性の向上に寄与する。

【0023】(3)第3工程(S3):窒化膜形成 この工程では、前記シリコン基板1の裏面側表面にSi N膜5をCVD法等の通常の窒化膜或いは絶縁膜形成方 法によって形成する。このSIN膜5は第7工程(S 7) で前記シリコン基板1の所定箇所を裏面側より選択 的にエッチングする際に、前記シリコンダイアフラム3 を形成しない、つまり、エッチングしない箇所をマスク として機能する。尚、このSiN膜5のパターニングは 第7工程(S7)で行う。

[0024] (4) 第4工程(S4):下部電極形成 この工程では、前配SiO,膜4上に所定の平面形状の 前記下部電極6を形成する。この下部電極6は、最終的 に前記シリコンダイアフラム3上に形成される圧電薄膜 7であるPZT膜7の下面側に設けられる電極である。

50 第4工程(S4)の詳細について、図2に基づいて説明

を形成する第2プラチナ (Pt) 膜8aをスパッタリン グ法で形成する(ステップ68)。最後に、リフトオフ 法で、前記第2Pt膜8aの内の前記第2フォトレジス ト11a上に位置する部分を前配第2フォトレジスト1 1 a とともに除去し、前記上部電極 8 を所定の平面形状 に形成する(ステップ69)。

する。図2に示すように、先ず、前記SiO,膜4上に 第1フォトレジスト9 (AZ-5214E) を塗布する (ステップ41)。次に、その第1フォトレジスト9の プリペークを行う(ステップ42)。次に、前記下部電 極6の平面形状に合わせて予め作成された第1フォトマ スク10のアライメントを行い、前記第1フォトレジス ト9上に設置し(ステップ43)、引き続き、1回目の 紫外線露光を行う(ステップ44)。次に、フォトレジ スト反転ベークを行い(ステップ45)、2回目の紫外 線閣光 (全面閣光) を行う (ステップ46)。次に、前 10 記第1フォトレジスト9を現像処理して、前記下部電極 6を形成する箇所の前記第1フォトレジスト9を除去す る (ステップ47)。次に、前記SiO 膜4と前記第 1フォトレジスト9の内のステップ47で残された第1 フォトレジスト9 a上に、前記下部電極6を形成する第 1プラチナ (Pt) 膜6aをスパッタリング法で形成す る (ステップ48)。最後に、リフトオフ法で、前記第 1Pt膜6aの内の前記第1フォトレジスト9a上に位 置する部分を前記第1フォトレジスト9aとともに除去 し、前記下部電極6を所定の平面形状に形成する(ステ 20 ップ49)。

【0027】(7)第7工程(S7):ダイアフラム形 成

【0025】(5)第5工程(S5):P2T膜形成 この工程では、CVD法等の周知手法によって前記PZ T膜7を前記SiO,膜4及び前記下部電極6上に形成 する。ここで、前記SiO,膜4によって、上記したよ うに前配下部電極6と導電性の前配不純物拡散層2との 間が絶縁されるとともに、前記PZT膜7と前記不純物 拡散層2との間も絶縁される。

この工程では、前記シリコン基板1の所定箇所を裏面側 より選択的にエッチングして、前記シリコンダイアフラ ム3を形成する。図4に基づいて、第7工程(S7)の 詳細について説明する。先ず、前配SiN膜5の下面側 表面に第3フォトレジスト13 (AZ-1375)を塗 布する(ステップ71)。次に、前記シリコンダイアフ ラム3の平面形状に合わせて予め作成された第3フォト マスク14のアライメントを行い、前配第3フォトレジ スト13の下面側に設置し(ステップ72)、引き続 き、紫外線露光を行う(ステップ73)。次に、前記第 3フォトレジスト13を現像処理して、前記シリコンダ イアフラム3を形成しない、つまり前記シリコン基板1 をエッチングしない箇所の前記第3フォトレジスト13 を除去する(ステップ?4)。次に、前記SiN膜5を 前記シリコンダイアフラム3の平面形状に合わせてパタ ーニング (エッチング) する際のマスクとして機能する 第3プラチナ (Pt) 膜15を、前記SiN膜5と前記 第3フォトレジスト13の内のステップ74で残された 第3フォトレジスト13aの上(下面側)にスパッタリ ング法で形成する(ステップ75)。引き続き、リフト オフ法で、前記第3Pt膜15の内の前記第3フォトレ ジスト13aの下面側に位置する部分を前記第3フォト レジスト13aとともに除去して、前記第3Pt膜15 のパターニングを行い(ステップ76)、このパターニ ング後の前記第3Pt膜15をマスクとして前記SiN 膜5のエッチングを行う(ステップ77)。最後に、パ ターニング後の前記第3Pt膜15と前記SIN膜5を マスクに前記シリコン基板1のエッチングを行う(ステ ップ78)。このステップ78におけるエッチングはド ライエッチ処理も使用可能だが、エッチング後の前記シ リコンダイアフラム3の下面を平坦に仕上げるには化学 薬品を使用するウェットエッチ処理が好ましい。また、 このウェットエッチ処理のエッチャントとしては、KO H (水酸化カリウム) またはEPW (エチレンジアミン ・ピロカテコール・ウォータ)を使用する。このステッ プ78におけるエッチングが、前記シリコン基板1と前 記不純物拡散層2とのエッチング速度の差によって前記 不純物拡散層2の下面側で終了する結果、前記シリコン ダイアフラム3が前記不純物拡散層2の内の前記エッチ ングにより露出した部分に形成され、その厚さは、前記 不純物拡散層2の厚さである1~3μmに等しくなる。

【0026】(6)第6工程(S6):上部電極形成 この工程では、前記PZT膜7上に所定の平面形状の上 30 部電極8を形成する。この上部電極8は、前記シリコン ダイアフラム3上に形成される前記PZT膜7の上面側 に設けられる電極である。第6工程(S6)の詳細につ いて、図3に基づいて説明する。尚、図3に示すよう に、本工程は、前記下部電極6を形成した第4工程(S 4) と実質的に同じである。先ず、前記P2T膜7上に 第2フォトレジスト11 (AZ-5214E)を塗布す る (ステップ61)。次に、その第2フォトレジスト1 1のプリペークを行う(ステップ62)。次に、前記上 部電極8の平面形状に合わせて予め作成された第2フォ トマスク12のアライメントを行い、前記第2フォトレ ジスト11上に設置し(ステップ63)、引き続き、1 回目の紫外線館光を行う(ステップ64)。次に、フォ トレジスト反転ペークを行い(ステップ65)、2回目 の紫外線露光(全面露光)を行う(ステップ66)。次 に、前記第2フォトレジスト11を現像処理して、前記 上部00極8を形成する箇所の前配第2フォトレジスト1 1を除去する(ステップ67)。次に、前記PZT膜7 と前記第2フォトレジスト11の内のステップ67で残 された第2フォトレジスト11 a上に、前記上部電極8 50

【0028】以上の処理手順で形成された前記シリコン

7

ダイアフラム3の上部に形成された前記P2T膜7と前記下部及び上部電極6、8の3層構造部分に圧電変換案子が形成される。前記シリコンダイアフラム3の下面側と前記上部電極8の上面側との間の圧力差で前記P2T膜7が変形し、それに応じて発生する弾性エネルギが電気エネルギに変換され、前記圧力差が電気信号として前記下部及び上部電極6、8間で検出される構造となっている。

【0029】 (別実施形態) 以下に他の実施形態を説明 する。

〈1〉前記第1工程(S1)において形成した前配不純物拡散層2はイオン注入によらずに1100℃程度の熱拡散法によって形成しても構わない。この場合、前記アニール処理は不要である。

【0030】〈2〉前配第2~第7工程(S2~S7)において形成した前配SiO,膜4、前配SiN膜5、前配PZT膜7、前配第1Pt膜6a、前配第2Pt膜8a、前配第3Pt膜15の各形成方法(成膜、パターニング)は、必ずしも上記実施形態の形成方法に限定されるものではない。

【0031】〈3〉上記実施形態では、前記圧電薄膜7、前記下部及び上部電極6、8の材料として、P2T膜及びプラチナを採用したが、その他の材料で形成しても構わない。

【0032】〈4〉上記実施形態では、本発明方法をシリコンマイクロデパイス微差圧センサの作製に適用したが、アクチュエータ、フルイディック流量センサ、インクジェットプリンタヘッド用アクチュエータ等のその他の圧電変換素子の作製に適用するのも好ましい。 【0033】

【発明の効果】以上説明したように、本発明によれば、 圧電薄膜の成膜が容易で、目的の圧電材料とシリコンマ イクロデバイス加工を組み合わせた構造体を安定して作 製できるシリコンマイクロデバイス加工方法が実現でき、この結果、シリコンマイクロデバイス微差圧センサ等の高い応答性能が要求される圧電変換素子を容易に作成できるようになった。また同時に電圧を印加した場合には、ダイアフラム部が変位するマイクロアクチュエータとしても良好に作動することが確認された。

【図面の簡単な説明】

【図1】本発明によるシリコンマイクロデバイス加工方法のデバイス形成プロセスフローを示すフローチャート【図2】図1に示すデバイス形成プロセスフローの第4工程の詳細フローチャート

【図3】図1に示すデパイス形成プロセスフローの第6 工程の詳細フローチャート

【図4】図1に示すデバイス形成プロセスフローの第7 工程の詳細フローチャート

【符号の説明】

30


15

1	シリコン基板
2	エッチングストッパ層(不純物拡散層)
3	シリコンダイアフラム
4	S i O, 膜
5	SiN膜
6	下部電極
6 a	第1プラチナ (Pt) 膜
7	圧電薄膜 (PZT膜)
8	上部電極
.8 .a.	第2プラチナ (Pt) 膜 ·····
9.9a	第1フォトレジスト9
1 0	第1フォトマスク
11, 11a	第2フォトレジスト
1 2	第2フォトマスク
13.13a	第3フォトレジスト
1 4	第3フォトマスク

第3プラチナ (Pt) 膜

【図3】

[図4]



フロントページの続き

(51) Int. Cl. 7

識別記号

H01L 41/09

41/08

(72)発明者 藤井 隆満

京都府京都市下京区中堂寺南町17 株式会 社関西新技術研究所内 F I H 0 1 L 41/08

テーマコード(参考)

Fターム(参考) 2C057 AF37 AF93 AG44 AP02 AP14

AP33 AP53 AQ02 BA14

2F055 AA40 BB06 CC02 DD05 EE14

EE23 FF43 GG01